dùng CS8414 mãi cũng chán, dọn nhà lòi ra cái bo fpga evalution, em định làm thử bộ đổi spdif > i2s , sau này upgrade lên FIFO để giảm jitter+ digital volume control đầu tiên là cần chú này đề đổi tín hiệu spdif thành mức LV TTL cho fpga
Re: FPGA , SPDIF > I2S, dự án dần xây một vài tài liệu chống lưng đề bắt đầu sự nghiệp diy http://www.hardwarebook.info/S/PDIF http://we.easyelectronics.ru/plis/cifro ... -fpga.html http://www.eis.cs.tu-bs.de/eis_en/peopl ... C98-PC.PDF http://www.terraelectronica.ru/pdf/WOLFSON/WM8805.pdf http://lampizator.eu/lampizator/TRANSPO ... ceiver.pdf jitter của cs8414 ~ 200ps của wm8805 ~ 50ps, FPGA s/pdif revice đạt được 100ps là tạm chấp nhận b.r
Re: FPGA , SPDIF > I2S, dự án dần xây muốn bít hơn hay ko thì phải làm thử, xem vấn các yếu tố kỹ thuật có cải thiện hơn chưa, chưa thì tìm nguyên nhân và cải tiến, dùng chip tich hợp thì có sao để vậy, em ko thấy có bất cứ pán cãi thiện nào ngoài việc thay tới thay lui mấy con tụ, trở, clock ngoài ra còn có thể add nhiều tính năng vào jitter hi vong nằm giửa cs8414 va ww8805
Re: FPGA , SPDIF > I2S, dự án dần xây Em hóng SPDIF to I2S. Khi nào anh chơi chán nhớ mang vứt gốc đa hen.
Re: FPGA , SPDIF > I2S, dự án dần xây Em thấy có cs mới hơn 8014. Hoặc háng khác cũng có chíp mà. Thậm trí all in one rồi, ngắn nhanh dễ rẻ.
Re: FPGA , SPDIF > I2S, dự án dần xây Mới thì có cs8416. Nhưng em thấy cái biến thế số là quải chè đậu rồi. Em đang bó tay cái vụ biến thế.
Re: FPGA , SPDIF > I2S, dự án dần xây em thấy thông số cũng bình thường, tôt nhất em biết vẩn là ww8805 với lại diy là thú vui mà anh b.r
Re: FPGA , SPDIF > I2S, dự án dần xây bác nói cái biến áp spdif? kiếm cái fe xuyến, dùng dây CAT5 quấn từ 10 đến 15 vòng là okeis em vẫn làm như vậy
Re: FPGA , SPDIF > I2S, dự án dần xây ps audio, củng dùng giải pháp fpga http://wizard-highend.blogspot.com/2011 ... d-dac.html
Re: FPGA , SPDIF > I2S, dự án dần xây reciver ko qua được hàng hãng, mình có lựa chọn là chuyền qua làm R2R dac http://www.6moons.com/audioreviews/totaldac3/1.html
Cũng vẫn chưa hiểu ý đồ của bác Tí, nếu vậy sao k chọn con 8805, rẻ bèo, ít chân cẳng, jiter thấp nhất trong đám.
em dùng chip tích hợp nhìu nên chán raoi, phải thử kỹ thuật khác thôi ah, làm fpga hàm lượng DIY mới cao dùng chip tích hợp mình ko mod được dì nữa, còn fpga mình có thề mod thuật toàn các kiểu em wan tâm đến I2S fifo jitter reduce b.r
Vậy lại bỏ i2s 20bit từ 88xx ra xén lại cho đc 18. Em thấy nhiều rự án với PCM56/58 vẫn làm vậy mà. Vụ DAC với SPDIF-I2S em rất quan tâm vì đang vướng con wm8805-wm8740 dual lùng bùng bữa giờ bực ghê, nó sai không gian trình diễn mà k biết do đâu.
như vậy sẽ bị giảm âm lượng còn vụ sai ko gian trình diễn thì em bó tay em làm cho nó kêu đã rồi tính tiếp b.r
Đề tài hót :mrgreen: này Mình cũng rất khoái SPDIF --->I2S chỉ vì đơn giản nó có trong CDP ,Transport và trong một số thiết bị máy tính ,món mà mình nghe nhiều Trong khi đó USB-->I2S chỉ có trong nguồn nhạc từ máy tính . SPDIF đã có tuổi đời khoảng 35 năm nay và bản thân nó khi sinh ra đã mang một vài khiếm khuyết , thế nhưng người ta cũng có nhiều giải pháp khắc phục và theo em nó là định dạng rất tốt cho Audio cho đến nay :mrgreen: FPGA là loại chíp có lập trình ,nó rất tốt cho xử lý tín hiệu số . thế nhưng lập trình để xử lý SPDIF---> I2S có ăn được các tên tuổi lớn chuyên môn nghiên cứu Receiver cho món này không là một thách thức Tách được đồng hồ tinh khiết nhất trong SPDIF hay còn gọi là với Jitter thấp nhất là việc phải nghiên cứu . Chắc hẳn bác Tivoi đã có chiêu độc :roll:
dần xây mà cụ nxhung, lý thuyết là khó rồi ko làm thì... bao giờ qua được ah phải làm thừ, xem nó thế nào> tìm cách khắc phục b.r
Tại sao bác lại chán các Receiver kinh điển , ví dụ CS8414 Bản thân IC này trong nó tích hợp 2 bộ PLL , mạch thứ nhất chiết xuất đồng hồ nguyên gốc từ dữ liệu SPDIF , mạch PLL thứ 2 chỉnh sửa đồng hồ này để có Jitter thấp . Nhưng PLL thứ hai này làm mất đi phần nào tính nguyên gốc của đồng hồ mặc dù nó có thể cho Jitter thấp hơn CS8414 cho phép xác lập Formats phù hợp để có thể lấy được đồng hồ nguyên gốc này ra và chế biến theo ý mình :mrgreen: Fifo là một giải pháp giảm Jitter , và đã có Receiver bán trên thị trường sử dụng giải pháp này rồi , DIY rồi
túm lại là mua cs8414 về hàn vào và dùng, thế thì hok vui nữa, ai cũng làm như vậy, năm này qua năm khác thế em hỏi anh nxhung đã thử làm spdif > i2s trên nền tảng fpga bao giờ chưa? b.r
