Khởi động dự án Dual Core - NOS DAC R2R

Em tách riêng Vcc nguồn nuôi cho PCM và DSD riêng. Sử dụng 4x LT3045 để support nuôi riêng cho 4 kênh diff tránh crosstalk....
Với DSD đang sử dụng 5V rất hợp lý.
Nhưng với PCM Vcc này chính là Vref sau đó chia ra hệ số nhị phân của các mạng bậc thang R-2R. Nên thay đổi giá trị điện áp Vref này có liên quan tới 2 vấn đề là SNR và THD.
Với Vref cao hơn sẽ có SNR cao hơn nhưng ngược lại THD cũng tăng hơn. Vì vậy, có lẽ em sẽ chia Vref cho PCM và DSD ra riêng để dễ dàng tùy chỉnh. Vừa chỉnh vừa đo đạc để lựa chọn giá trị Vref tốt nhất cho cả SNR và THD.
Và cũng dựa vào Vref riêng biệt này để ta có thể cân chỉnh đầu ra sau OPT có âm lượng Vrsm như nhau cho cả PCM và DSD.

 

Tách riêng thuận lợi cả việc khai thác sau này, dễ quản lý, dễ sửa chữa
> có 3 modun cho:1 nhận chuyển tin hiệu, 2 DSD, 3 PCM!

 

Vâng, bố cục layout rất hợp lý.
Các phần input được nằm trên cùng PCB, từng con 74AHCT74 được nằm giữa 2 kênh diff. và được reclock tại chỗ. Đường mạch từ 74AHCT74 này lại được đối xứng và có độ dài như nhau chia đều cho 2 kênh diff. Điều này cực kỳ tốt.

Như vậy ta có 3 khu vực như anh nói:
1. Input và tách kênh trên cùng.
2. Dual Core sử lý Pure PCM và Pure DSD ở giữa.
3.Dưới cùng là switch chuyển đổi lựa chọn kênh PCM hoặc DSD out + Mute và kết hợp xuất âm OPT. Gọi chung khối này là khối Output.


Có nên thêm tầng 4 Pream/Buff sau OPT nữa không bác nhỉ. Có 2 chế độ xuất Direct trực tiếp từ OPT hoặc đã Pre/Buff

 

PCM NOS R-2R chỉ có hai nhược điểm duy nhất đó là:
1. Độ chính xác của các điện trở trong mạng bậc thang R-2R gây ra ảnh hưởng phi tuyến do dung sai, sai số của chúng. Nhưng với công nghệ chính xác cao của Resistor Thin Film ngày nay, vấn để này đã được giải quyết.
Để làm rõ, ví dụ PCM R-2R cho 16bit (2^16 = 65.535) bằng trở sai số 0.05%
Ta có biến dạng phi tuyến dựa trên lý thuyết là:
0.05%/65.535 = 0,000000763 x16 vòi = 0,0000122072%
Biến dạng như vậy là quá thấp. Con số này còn giảm nữa nếu ở độ sâu bitrate 24bit, 32bit. Các bác tự tính theo ví dụ trên vì bé quá nên ứng dụng máy tính trên điện thoại của em không tính nổi.

2. Dung sai trở kháng đầu ra trên 74AHCT595 có nhiều nguồn nói là từ 10 đến 25R. Giá trị này là quá nhỏ với giá trị 10K và 5K được sử dụng trong bậc thang R-2R: 25R/5000R = 0.005%
Nếu cộng luôn số sai số 0.005% này với sai số của điện trở 0.05% = 0.055% rồi tính theo công thức ở mục 1 cũng thấy nó quá nhỏ bé.

Từ 2 ví dụ này cho thấy, giá trị R được dùng trong R-2R càng cao thì càng giảm lỗi phi tuyến tính.

Tiện thể em lấy ví dụ cách tính về độ phân giải của R-2R 16bit.
Tức độ phân giải đầu ra sẽ bằng Vref chia cho 65.535 nhịp thang.
Vd: Vref = 5V = 5.000/65.535 =
0,0762951095mV (giá trị mỗi thang này càng nhỏ càng tốt, tín hiệu càng mịn, càng ít răng cưa).
Đó chính là lý do tại sao nguồn nhạc có bitrate càng sâu, tần số lấy mẫu càng cao thì sự chi tiết và độ phân giải càng cao, nâng cao được SNR hơn và đẩy xa vùng nhiễu ra khỏi dải tần 20 - 20Khz hơn nên sẽ mang lại âm thanh tự nhiên và độ động cao hơn.
Nguồn nhạc CD và thu âm cũ đã dần bị thay thế bởi nhạc số chất lượng cao Hi-Res được bán trực tuyến online. Đó cũng là su hướng của nhà sản xuất âm nhạc ngày nay.

 

Lâu lắm mới thấy vnav có dự án diy về DAC

FPGA kết hợp với CPLD cho mỗi kênh sẽ đơn giản, đảm bảo tốc độ cao hơn dùng 595 các bác ạ

 

Em thích phương án này. Nhìn mạch hiểu được ý tưởng, buffer xong tới BA. Bác có thể chia sẻ dự án này không ạ?

 

Dự án rất hay! Ủng hộ chủ thớt :d

 

Ko biết bác đã triển khai chưa mà nếu mạch fpga mà chép đc thuật toán củ chord và đưa vào thì ngon [emoji16][emoji16][emoji16] tận dụng trí tuệ của nhân loại [emoji16][emoji16][emoji16]

 

Cái này only pcm hay cả cho dsd vậy bác

 

kiểu j cũng chiều bác ơi

 

Tốc độ cao của CPLD và FPGA thì em thừa nhận nhưng có vẻ đang bị dư thừa so với hiện tại. Nó cũng có một số nhược điểm được cái dễ sử lý code để lập trình chỉnh sửa lỗi đầu ra.

Đây là demo concept hay đã ra đời.

 

Hì hì, nhược điểm gì bác ơi.
Bác có thể chỉ giúp em nhược điểm được không ạ

 

Anh xem lại bên trang một em cũng có viết qua qua. Cần phải thử nghiệm và đo đạc hơn. Trực tiếp CPLD hay FPGA mà lái trực tiếp được R-2R như này thì Soekris chắc cũng phải cân nhắc lại. Em nghĩ họ đệm 595 vừa lọc vừa tăng khả năng lái mạnh mẽ hơn và có thể hiệu chỉnh vref.
Dù sao cũng hóng thêm sản phẩm của anh để cùng trải nghiệm.

 

Chia sẻ cho vui vậy thôi, chứ bác cứ tiếp tục chủ đề của dự án của bác đi. E k nói về dự án của em nữa kẻo làm loãng thớt của bác.
À đúng rồi R2R nên có reclock bác nhé, bác nên thêm phần đó vào cho dự án thêm hoành tráng

 

Có mà anh ơi. Tks bác đã góp ý.
Tách và chia kênh PCM/DSD em sử dụng 74AHCT74 để dùng MCLK Reclock đấy ạ.
Thời gian không cho phép nên sơ đồ em chỉ phác thảo qua. Rảnh rỗi lại cập nhật bổ sung thêm.

 

Chia sẽ thêm đi anh, chủ thớt đang cần những đóng góp quý báu để hoàn thiện sp tốt nhất cho cộng đồng DIYER. Làm không vì mục đích TM hay tranh giành gì nên thoái mái lắm ạ.

 

Hì hì, Có 2 nhược điểm:
1 . ít linh kiện
2 . có cái gì nhiều ký tự lằng nhằng lắm lấy từ máy tính đưa vào cái miếng nhựa hình vuông nhiều chân như chân con rết.

 

Lái trực tiếp chỉ có mỗi một lợi thế là băng thông. Ngoài ra không thể tùy biến rộng với việc có bổ sung các bộ đệm ngoài để nâng cao chất lượng đầu ra hơn.
Với việc bổ sung thêm 74LVC595 trước hết nó gần như một bộ lọc kỹ thuật số thụ động.
Đầu ra các tab chỉ on/off khi và chỉ khi DATA, LRCK, BCLK cùng chung bội số của tần số nhạc 44.1K/48K và chịu sự điều phối của nhạc trưởng MCLK. Như vậy có thể tránh được các tần số ẩn danh khác không phải là tần số 44.1K/48K đi ra mạng R-2R gây noise. Hay nói cách khác là bất kỳ tần số ẩn danh nào không cùng xung nhịp thì các tần số ẩn danh này vô tác dụng với đầu ra của AHCT595.
Chấp nhận giảm lợi thế băng thông hơn so với CPLD Direct nhưng lại có nhiều hiệu quả về mặt khác.
Với băng thông của AHCT595 typ. danh định = 170Mhz thừa sức đáp ứng tốc độ 7 lần DSD512, chứ PCM thì đáp ứng 512x7 = 3.584 lần đĩa CD tiêu chuẩn

Thêm nữa, với việc sài thêm đệm ta có thể sử dụng một nguồn Vref riêng biệt khác thay vì sử dụng Vcc fix cố định trực tiếp từ CPLD cho R-2R. Ta có thể tăng/giảm giá trị điện áp Vref hoặc cải thiện chất lượng của Vref - Một nguồn điện liên quan trực tiếp đến chất lượng của đầu ra.

Dự án này vẫn phải cần đến CPLD làm đầu vào Input như một Adapter đầu vào nhưng sẽ lựa chọn các phần cứng như Amanero/BBB/XMOS... bên ngoài tùy lựa chọn, và nó là các CPLD đã được lập trình và đã được chứng minh chất lượng, được các diyer và các nhà sản xuất chấp nhận sử dụng rộng rãi.

 

Lúc đầu xây dựng PCM em còn dự định làm R-2R xuất dòng bằng cách đệm thêm Fet cùng 74LVC595 cơ. Về lý thuyết là nó tốt hơn rất nhiều nhưng nó phát sinh thêm 384 con fet đó là một chi phí rất lớn. Vấn đề match fet cũng là cả một vấn đề và hết sức khó. Nhận thấy Soekris được đánh giá rất cao nên em quyết định xuất Vout. Tham vọng lớn quá thì rủi ro lớn thì sự thành công giảm

 

Hóng...
Nghe qua phần kỹ thuật máu đã dồn lên não rồi
Đã ra pcb thương mại chưa chủ top ?

 

Em chia sẻ để anh em nào cùng ý tưởng và chí hướng thì làm theo dựa theo sơ đồ và kinh nghiệm trong quá trình em thực hiện dự án này thôi anh. DIY để giải trí + học tập và sáng tạo bổ trợ lại cho cv chính của em thêm thôi.
Nên các anh cứ từ từ bình tĩnh để em lao hố trước cho anh em đỡ rủi ro

 

Em lại thích ngược lại.
OPT có tốc độ phản ứng nhanh hơn mới đủ tốc độ sử lý đầu ra rất cao của DAC.
Điều này cũng được ANK đã nhắc tới. Trước em có đưa link bên topic DSD của anh Hiếu Vũ.
OPT phía trước LPF thụ động rồi nên Pre/Buff phía sau chỉ cần Gain khuếch đại đơn thuần sẽ đơn giản và hiệu quả hơn. Op.Amp phía trước để làm I/V cho DSD là cả một vấn đề, làm cho nó kêu thì dễ nhưng hiệu quả mới khó.

Để xuất thuần OPT như vậy thì anh em dễ ghép Pre/Buff bán dẫn hay tube nhiều lựa chọn hơn.

 

Dự án tiến triển tới đâu rồi chủ top ơi?

 

từ từ bạn ơi ! chờ đợi là hạnh phúc mà ....

 

Công việc và thời gian em ít quá. Đi công tác tỉnh lẻ miết. Chủ cuối tuần rảnh em mới dành cho Layout được. Hic