Signalyst DSC1 DSD DAC 2.5 - Giải pháp cho nguồn nhạc số

Hình này đang thể hiện là sin không méo!
Suy giảm là khái niệm chỉ sai khác về biên độ!
B làm thế nào có tín hiệu ở dẫy tần số 20hz đến 20khz cùng biên độ đưa đến đầu vào ba rồi đo biên độ ơ đầu ra ba để so sánh đánh giá Sin ở tầm số nào đi qua bị suy hao hay không suy hao? Đánh giá độ lệch pha của tần số để đánh giá % méo pha theo tần số?

 

Bác Ngọc2 cả hai tín hiệu 20hz và 40khz là cùng biên độ đó bác. Em cho measure delta trên và dưới đó bác.

Còn chạy toàn dãi từ 20-20Khz thì em cho sweep trên phát xung thôi. Do em hàn rồi nên khi nào tháo ra em sẽ test lại. Nhưng kết quả sẽ giống vậy.

Còn đo về độ lệch pha thì em sẽ test sau cùng sweep tín hiệu.

 

Em test đầu ra khi chưa play thì nó sóng và biên độ (×10 nha vì em dùng probe 10x) và tần số như vậy.

Các bác nghe tiếng sôi thì chắc không phải vì nó có tần số trên 14khz.

 

Có một điều không ổn khi em test giữa hai tín hiệu 44.1k và 48k thì gặp như sau:

A. Đối với tín hiệu 44.1khz x 256 thì đo được:
1. Xung CLK = 11.2896mHz out tại amanero
2. Xung CLK sel = 45.1584mHz tại amanero.
3. Xung để dịch chuyển ra tại U11 (U22) vô 74AHCT595 bị bóng ma nhẹ trên tín hiệu 11.2896mHz (xem hình). Em phát hiện do mạch Flip-Flops của U10B (U21B) giữa C0(C1) & CLK. Cái này là do sự lệch pha giữa hai bộ dao động trên bo Amanero và 45.1580mhz trên bo gây ra.

B. Đối với tín hiệu 48kHz x 256 thì như sau:
1. Xung CLK = 12.228mHz
2. Xung CLK sel = 45.1584mHz. Chổ này mới có vấn đề lớn đây.
3. Lúc này xung dịch chuyển lại càng tệ hơn do thay vì xung CLK_Sel phải là 49.152mHz thì nó lại là 45mhz thôi do vậy xung dịch chuyển trộn lẫn cả 11.1584mHz và 12.228mHz.

Như vậy em thấy có 2 vấn đề cần giải quyết như sau:

1. Chân CLK_Sel phải được config lại firmware trên Amanero sao cho khi play 48kHz nó chuyển qua tần số 49.152mHz. Vì không như vậy thì C0 (C1) không chuyển qua dùng clock 49.152mHz trên chip U9 PO74HSTL85350A. và như vậy chẳng ý nghĩa gì cho mạch reclock cả.
2. Có thể em sẽ by-pass tín hiệu C0 (C1) đi thẳng vô chân in của U11 (U21) luôn. Vì chính cái bóng ma này làm cho sự dich chuyển của cả đám con 74AHCT595 sai gây nhiễu.

Mong các bác xem hộ giúp em.

 

Toàn bộ nội dung này liên quan đến nhau.
Phải thiết lập Amanero ở chế độ Slave với Scale = MCLK/2 (tức 45M/49M chia cho 2). Và thiết lập chân 1 của Amanero ở chế độ chọn đồng hồ 22M hoặc 24M (L = 45M ngoài, H = 49M ngoài).
Bác đã thiết lập đúng như này chưa?

Ngoài ra bác xem lại cả con SI8661 nhé. Cùng là SI8661 nhưng nó có hai loại: Startup = H hoặc Startup = L.
Đó là lý do vì sao MCLK từ đồng hồ ngoài trả về Amanero PPY lại sử dụng đầu ra MCLK đảo pha.

 

Bác bypass bỏ qua con U11, con này dùng để buffer đường DCLK. Câu rồi sài trực tiếp đầu ra U10B ra 595 xem sao.

Bóng ma em nghĩ là do nó song2 toàn bộ đầu ra mà tốc độ đầu ra các đầu không được như nhau, chưa kể dung sai sản xuất mà V hoặc I không matched với nhau gây ra.

Hóng tiếp kết quả của bác.
Cám ơn bác đã cung cấp nhiều thông tin về ver mới này.

 

Em đang dùng amanero china nên không biết re-flash được không? Vụ này em mới dùng nên chưa biết như thế nào.

 

Cái xung bóng ma đó ban đầu em cũng nghĩ do chip U11 nhưng đo đừng in và out đều giống nhau. Nó bị từ chân ra của U10B bác à.

Em có đo so sánh cả hai kênh giữa CLK và C0 thì cái bóng đó đúng là do sệch pha bác ạ. Nếu em chỉnh trigger trên OSC là sườn âm thì xung bóng ma là xung chính còn kia sẽ mờ.

Em lại thắc mắc thêm là tại sao PPY không dùng 2 bộ dao động đúng bằng xung CLK luôn? Lúc này chỉ việc cấp thẳng vô 595. Hay để chạy được DSD512?

 

Vâng. Khị chạy DSD512 tức tần số DCLK = 48K x 512 = 24.576M tức bằng maximum của clock.
Như vậy là MCLK out = DCLK out. Mà 2 đường này tốc nhịp bằng nhau thì không thể reclock được bằng Flip Flop.

In và Out của U11 đều bị bóng ma. CLK hay còn gọi là DCLK, nó lấy trực tiếp từ đầu ra của Amanero. Mà bác lại dùng Amanero China nữa...Em nghĩ bác nên thử trên Amanero chính hãng trước và thiết lập đúng. Vì Amanero China nó dùng clock VCXO kém chất lượng, VCXO này lại được tham chiếu để tần số các đường DSD DATA và DCLK base on dựa trên nó để hoạt động. Thêm nữa VCXO còn đi qua chip CPLD của Amanero (Dirty - bẩn), em thấy dimdim nói nó tăng thêm ít nhất tối thiểu 100pS jitter sau khi đi qua con chip này. Việc dùng Flip Flop để Reclock là vì nó tránh hiện tượng lệch pha ít hơn làm giảm jitter hơn. Nó còn độ chế Clock trên Amanero đi thẳng cấp cho DAC ngoài chứ không lấy MCLK sau khi đã đi qua CPLD.

https://hifiduino.wordpress.com/2012/11/01/synchronous-reclocking/

 

CLK và CO ở chip U10B lệch pha là đúng nên mới cần tới 74POG74 reclock để tránh lệch pha, giảm jitter.. Đầu ra Q của U10B là quá trình trừ khử Delta lệch pha đó.

Bác đo đầu ra Q của U10A và U10B (chân 5 và 9) xem nó có lệch pha không? (So sánh 2 đầu ra sau khi đã reclock).

 

Thêm nữa. Bác dùng Amanero China chưa flash và config lại thì mặc định chân 1 của Amanero nó là chân báo hiệu đầu vào USB đã pluged được cắm hay chưa (Pluged = H, Un-Plug = L) thay vì chức năng được dùng để select chọn đồng hồ 45M/49M ngoài (L = 45M, H = 49M).
Tức bác cắm USB thì chân 1 AMA luôn luôn mức H, đồng nghĩa nó sẽ luôn chọn đồng hồ 49M bên ngoài - Sai đầu tiên.
Chọn đồng hồ ngoài là 45M/49M mà chưa config cho AMA ở chế độ Scale = MCLK/2 nữa (do Amanero dùng 22M/24M làm cơ sở tính toán) - Sai thứ 2.

Bác không muốn bị pop khi bắt đầu bài hát, bác cần phải buffer 500mS trên Amanero như chỗ ảnh đính kèm nữa. Hoặc khi bật nguồn chính cho toàn bộ khối DAC, lúc này nguồn điện chưa được sạc full vào các tụ thì delay lại 500mS cũng tránh được hiện tượng Pop như tắt/mở nguồn.

Có quá nhiều vấn để setup và config chưa được thiết lập đúng. Bác cố gắng sử dụng Amanero chính hãng, thiết lập đúng rồi thực hiện lại quá trình đo đạc thử xem. Em thấy sơ đồ bản mới của PPY không có bất kỳ vấn đề lỗi nào về quy tắc. Sơ đồ đang sử dụng tất cả những gì tốt nhất hiện tại theo phong trào trên Diyaudio, trên twistpear audio....

 

Cảm ơn bác Diyerman, bác nói đúng về bo Amanero china. Em config nhưng nó vẫn master nên ngay tại MCLK bị trùng cả hai xung từ Amanero và reclock. Riêng chân 1 cũng vậy không tác dụng gì luôn. Để em tìm mua cái xịn rồi test tiếp nha bác.

Bác nào có amanero xịn nhắn em nha.

 

Sai trên của cụ gần như ô bạn tớ đo .
Ama Chị na của tớ set con luôi bt mà.
Bạn để ý ko phải fw nào của ama cũng chuẩn cả đâu,có fw nó còn làm lạc cả giọng cs.
Diyman nói rất logic cụ làm thử thế xem.
Ps :mình cũng đang chơi ppy ver cuối(khác pcb cụ tí),
Bận chưa đo đạc gì dc để gió tí cho xôm vnav.

 

Đây là card Sound Creative mà bác nhỉ?

 

Ama của em là đồ Chị Na nạp firmware ầm ầm có sao đâu thậm chí ông Dom còn nhiệt tình hổ trợ cung cấp cho bản Deverlop cho phù hợp với DAC nữa.

 

Bác chỉ em đi. Em xóa xong giờ chưa biết nạp lại được nè bác ơi.

 

Bác cứ nạp theo hướng dẫn giống như Ama xịn thôi đâu có gì khác!

 

bác check thử chính xác 3 điểm này trên máy xem kết quả xung vuông sao nhé , mới có cơ sở bóng ma ở đâu. chưa cần quan tâm đến MCLK từ USB và sang USB, cảm ơn bác
đã cho thông tin!

 

Cái bóng ma tại Bck của dsd này là do việc đồng bộ chưa hoàn toàn.
Bác thử cách này sẽ hết,
1 . Ngắt bỏ chân 2 clock ngoài ra,
2. Nối pin số 6 amanero vào chân clock vua nhấc ra,
. Vây là ngon

 

Vấn đề em đã giải quyết xong.

1. Việc flash lại fw cho clone amanero không dùng tool của amanero được. Em đã load lại được fw 1099c và sau đó vô config lại chế độ slave.

2. Sau khi kiểm tra MCLK không xuất tín hiệu xung ra. Em mới lên bo DSC2 và kết quả đã không còn bóng ma cho cả hai tín hiệu 44.1kHz và 48kHz.

Như vậy em có thể tiếp tục dùng cái amanero clone này và không cần xịn làm gì vì nó reclock lại từ bo DSC2 nên cần quam trọng 2 con TXCO trên bo Amanero.

Có thông số đo điện áp trực tiếp trên 74AHCT595 thì rõ ràng việc làm bộ nguồn xịn cấp cho bo này cũng chẳng cải thiện thêm gì mấy.

Bước kế tiếp sẽ test đáp ứng từng số và...

 

Amanero
Fw 1099c chạy lên dsd 512 bị lỗi đó cụ. [/QUOTE]

Mượn đấy..

 

Xung vuông clock của anh đẹp đấy chứ ạ??

Chúc mừng anh!!

 

Rất quan trọng đó anh ơi.
Các flip flop bên trong nó là các cmos. Đầu ra Drain được lấy từ Drain của fet sau khi được kích mở các Gate. Tức Vcc nguồn nuôi của các Flip Flop đi qua trực tiếp trở kháng nội trở của fet rồi ra ngoài. Như vậy thì Vcc cực kỳ quan trọng chứ không đơn thuần chỉ phụ thuộc vào VCXO reclock rời bên ngoài. Thậm chí VCXO dùng để Reclock cần phải sử dụng một nguồn nuôi riêng để đảm bảo sạch sẽ hơn. Vì nó cũng tạo Pulse xung đầu ra dựa vào Vcc nuôi nó.

Anh làm thêm LT304x nuôi cho Amanero và DAC rồi đo lại xung vuông thử xem.
Nhất là dàn 74xx595 là đầu ra của DAC, anh cố gắng mod thêm càng nhiều tụ DC và AC càng tốt. Chúc anh hoàn thiện hơn.
https://hifiduino.wordpress.com/2015/07/12/soekris-dac-modding-vref/amp/

Bác QH bác còn Double Regulator 2 lần kìa anh

 

Xung vuông khuyến mãi thêm lưỡi cưa nhìn cũng đẹp mắt nhưng không biết nghe như thế nào!

 

cụ này khéo đùa, sử lý nguồn hết liền!
thanks