Thực tế là có đó bác, không có Ib lấy đâu ra Ic, thực chất là BJT chỗ VAS hoạt động đúng bản chất của nó tức là nhận Ib cho ra Ic, tải nguồn dòng thì xem như Rc rất lớn mắc lên nguồn rất lớn (để có I không đổi không phụ thuộc vào Vc), dòng Ib đi qua "điện trở tải ảo" này sinh ra áp đủ lớn để lái tầng cuối, chỗ này hơi khó hiểu nhưng thực tế nó là vậy. Nếu dùng VAS là FET thì sao? Lúc này không cần dòng Ig, Vgs cũng không bị ghim cứng như trường hợp dùng BJT và kết quả tầng vi sai xem như chạy không tải (bỏ qua tụ Cgs và tụ Cdom), lúc đó tầng vi sai đúng là cho ra áp và FET lại chạy đúng bản chất nguồn dòng phụ thuộc áp. Không có gì là bất hợp lý hết. Post phía trên em có bổ sung thêm chút, có nói về vấn đề chạy không tải của cặp vi sai.
VAS = Voltage Amplifier Stage: Tầng khuếch đại điện áp. Tầng VAS cung cấp toàn bộ độ lợi áp cho mạch và xét về hệ số khuếch đại áp dVout/dVin thì là rất lớn có thể hang chuc ngàn lần. Em không có nói là mạch không có Vin, thực tế có Vin nhưng Vin nhỏ, vấn đề khi nói VAS là tầng khuếch đại trở kháng truyền "Transimpedance stage" là vì xét về tín hiệu thì bản chất nó là dòng đúng hơn là áp, tức là đặc trưng cho tín hiệu chỗ cực B của BJT VAS là dòng chứ không phải áp. Khái niệm này lạ và em không biết giải thích thế nào cho các bác dễ hiểu nữa nhưng thực tế không có gì mâu thuẫn cả. Quan điểm của Self và em đồng ý với ông là chỗ này mạch nhận vào dòng và đưa ra áp lái tầng công suất. Randy Slone cũng có quan điểm tương tự trong cuốn "High Power Audio Amplifier Costruction Manual 50 To 500 Watt". Thực tế mạch VAS cũng không tuyến tính lắm đâu và khắc phục độ tuyến tính của nó có hai phương pháp, một trong miền tần số thấp và một trong miền tần số cao. Nếu các bác tiếp tục theo dõi topic này sẽ còn nhiều khái niệm "quái quái" lạ và không như chúng ta vẫn nghĩ trong các phần sau nữa. Một trong số đó là việc cố gắng bias cao hơi mức cần thiết gây méo nhiều hơn bias đúng.
Nói không hơi khó hình dung nên em chạy mô phỏng Multisim cho các bác xem. Đo tại tầng VAS của mạch Blameless, 10kHz. Vin/Vout (hình trên). Đường màu xanh là đường Vin đo áp tai cực B của BJT VAS, màu đỏ đo áp tại cực C, đều đo ở kênh AC. Biên độ sóng ra Vp = 22V, biên độ sóng vào Vp = 8mV, hệ số khuếch đại áp là 22/0.008 = 2750 lần. Biên dạng: Biên dạng sóng ra sine nhưng biên dạng sóng vào bị méo dạng không đúng dạng sine và việc đánh giá độ lợi áp có chuẩn khi 2 tín hiệu khác biên dạng? Thực tế hoạt động của mạch có nhiều điều kiện Vin méo còn kinh khủng hơn và giống sóng tam giác hơn là sóng sine. Tại sao mạch có tín hiệu vào méo dạng nghiêm trọng trong khi tín hiệu ra vẫn dạng sine? Liệu Vin có phải là bản chất của tín hiệu đưa vào tầng VAS? Iin/Vout (hình dưới). Đường màu xanh đo dòng vào cực B của BJT VAS, đo gián tiếp rơi áp điện trở Rb = 1Ohm, suy ra dòng, đường màu đỏ như trên. Tất cả đều đo kênh AC. Biên độ áp ra Vp = 22V, biên độ dòng vào Ip = 140uA, trở kháng truyền Vout/Iin = 157kOhm. Biên dạng sóng gần đúng dạng sine, như vậy đánh giá về trở kháng truyền rõ ràng là tin cậy hơn. Như vậy rõ ràng dòng Vin mới đúng là bản chất của tín hiệu đưa vào cực B của BJT VAS. Phase bị trễ là do ảnh hưởng của tụ Cdom, thường trong dải tần hoạt động thông thường là 90 độ.
Multisim khi chạy thường bị lỗi dạng sóng nếu chạy không đúng cách. Vào không sin thì ra sin sao được. Bác suy luận nhiều quá rồi. :roll: Không thể nhìn hình mà nói dạng sin được, ít nhất bác phải có phân tích FFT.
Không chuẩn thì không chuẩn chứ méo rõ ràng vậy thì ai cũng thấy? Bác thử giải thích xem tại sao sóng vào méo mà sóng ra không méo? Chính Self thí nghiệm trên mạch thực tế nhiều và máy đo của ông cũng thuộc loại tốt (Audio Precision 1, không thể nói không xịn rồi nhé) cũng đưa ra kết luận là sóng điện áp tại cực B tầng VAS bị méo dạng nghiêm trọng và không đặc trưng cho tín hiệu. Em xin phép post nguyên văn bằng tiếng Anh (trích trang 62 sách Audio Power Amplifier Design Handbook 5th Edition của Douglas Self) "The voltage signal at the voltage-amplifier stage (hereafter VAS) transistor base istypically a couple of millivolts, looking rather like a distorted triangle wave. Fortunately the voltage here isof little more than academicinterest, asthe circuit topology essentially consistsof a transconductance amp (voltage-difference input to current output) driving into a transresistance (current-to-voltage converter) stage." Em không hiểu lý do bác không chấp nhận được điều đó, mạch này còn nhiều điều khó chấp nhận lắm, nhưng em thấy hợp lý.
Em giải thích được. Tài liệu của chú Tây em cũng có đọc qua khá lâu rồi nhưng giờ chẳng để ý nằm đâu nữa, bác pót tài liệu Pdf lên anh em xem rồi đối chiếu với topic thì hay hơn. Ngay pót đầu topic bác đã nói vấn đề bàn nuận thoải con gà mái... nên tốt hơn cứ đúng sai rành rọt. mà em cũng thích như thế. :wink: Em đã từng nghe quảng cáo của 1 hãng không dùng hồi tiếp âm, chạy tube mà méo chỉ 0.004%. Khi quan tâm ampli này em mới biết họ hồi tiếp âm rất sâu nữa. Em nói ra để mục đích nghe đài địch trên mạng có thể đúng hay sai... nói chung tùy nhận thức của mình.
Quảng cáo là chỉ là quảng cáo, tác giả cũng có nói người thiết kế có thể chọn để tin mấy cái lảm nhảm (như cable loa có chiều chẳng hạn, mà mấy người tin cái này theo Self cũng khó mà thiết kế được amp) hoặc là nhắm mắt đưa thiết kế cho bên marketing họ làm gì thì làm. Thì vẫn bàn luân thoải mái mà bác, bản pdf bác google cái là ra ngay thôi, tên sách và tác giả đầy đủ, bản pdf, mọi tra cứu em dựa theo cuốn 5th. Có điều là em chỉ biết giải thích tới vậy thôi còn bác vẫn không tin nữa thì em... bó tay. Còn tác giả thì em tin tưởng được và đọc nhiều sách của ông mới thấy ông rất uyên thâm trong lĩnh vực thiết kế audio, trình bày của ông cũng rất khoa học và dễ hiểu, có đo kiểm thực tế. Ngay từ đầu em cũng có nói rõ là em không có dịch suôn và không dùng google dịch (em chỉ xài món này khi cần dịch không phải tiếng Anh) nên bác yên tâm, đa số các phát biểu của Self em có kiểm chứng lại và thấy hợp lý nên mới theo. Lý do để dùng NFB nhiều lắm, nói chung là một số người dị ứng với NFB còn em thì không, NFB có giới hạn của nó, nghệ thuật ở chỗ giới hạn thế nào kìa, bán dẫn cần NFB. Tube thì em không biết, em có nói rõ là bản thân em không biết gì về tube rồi, tube có độ tuyến tính cao hơn bán dẫn, đồng thời cũng có độ lợi thấp hơn, băng thông thường cũng rộng hơn và có thể ít yểu tố ký sinh bất định hơn bán dẫn... nên mạch tube có thể hoạt động trơn tru khi không hoặc có ít NFB... tuy nhiên totic này chỉ nói về bán dẫn. Thôi để em viết tiếp cho topic liền mạch.
Tiếp tiếp: - Thực tế thì do bản thân 2 BJT Q4 và Q5 không cân nhau tuyệt đối nên cần phải thêm 2 điện trở Re vào để đảm bảo độ cân bằng cho mạch, giá trị Re tính sao cho sụt áp trên nó khoảng 100mV (theo cả Self và Cordell), thực tế xem nhiều mạch thì em thấy giá trị sụt áp này là khoảng 100mV±50, mặc khác giá trị này chỉ cần có là được, không quan trọng lắm. Cải tiến thêm nguồn dòng có thể làm gương dòng 3 hoặc 4 BJT kiểu EFA hoặc nguồn dòng Wilson… sai số sẽ còn là rất nhỏ, tuy nhiên ứng dụng cho mạch Blameless gương dòng 2 BJT là đủ. - Sau khi quyết định xong nguồn dòng và tải gương dòng điện thì công việc tiếp theo là tuyến tính hóa bản thân cặp vi sai và chọn dòng bias phù hợp. - Việc quyết định dòng làm việc cho cặp vi sai ảnh hưởng tới rất nhiều thông số mạch, giá trị “truyền thống” hay được áp dụng là 1mA cho dòng đuôi nuôi cặp vi sai và 10mA cho tầng VAS, nhưng tại sao lại như vậy, không lẽ cứ áp đại vào mà không cần biết tại sao? - Thực tế thì việc chọn dòng đuôi cặp vi sai cần được cân nhắc kỹ vì ảnh hưởng trực tiếp đến transconductance (gm) của tầng này. - Về bản chất vật lý thì tại cực E của BJT luôn tồn tại một điện trở re’ ký sinh có giá trị tương đương tính bằng công thức: re’ = Vt/Ic [Ω] Ic: dòng qua cực C[A] Vt: Điện áp nhiệt hay hằng số nhiệt = 0.026 ở 25° C. Để dễ tính lấy Vt = 26 hoặc 25 cũng được, còn Ic tính bằng mA. - Như vậy BJT dẫn dòng 0.6mA sẽ có re’ = 25/0.6 = 41.7Ω, số 41.7Ω này liên quan trực tiếp tới gm. Mà gm rất quan trọng và liên quan hàng loạt thông số khác. - Thử thay đổi dòng hoạt từ 0.6mA mỗi vế lên 1.35mA, khi đó re’ mỗi bên có giá trị là 25/1.35 = 18.5Ω, muốn đưa re’ về lại như cũ tức cố gắng giữ nguyên gm thì ta mắc nối tiếp một trở Rdegen cực E là 22Ω để tống điện trở cực E về lại số 40.5Ω (có sai số chút, không sao). Hình minh họa 2 cách làm trên ngay phía dưới với mạch thêm trở cực Rdegen E (b) và mạch không có trở cực E (a). - Phương pháp này có thể gọi là phương pháp “gm không đổi”, thực tế thì theo đo đạc của Self thì mạch có Rdegen tuyến tính hơn mạch không có Rdegen với cùng gm rất nhiều, ngoài ra cũng có thể cải thiện slewrate bằng cách này, em sẽ nói rõ hơn ở phần Slew Rate. - Thêm Rdegen cho mạch vi sai tức thêm vào điện trở cực E, mà điện trở cực E này có tác dụng hồi tiếp cục bộ (khi dòng Ic có xu hướng “tăng” do Vbe tăng, rơi áp trên đầu Rdegen cũng “tăng” và điều này lại ảnh hưởng ngược lại lên Vbe làm cho Ic “bớt tăng” nữa…). Hồi tiếp cục bộ này làm tuyến tính hóa tầng vi sai nên giảm méo. - Cái gì cũng có tác dụng phụ của nó, phương pháp tăng Rdegen cực E là con dao hai lưỡi, Rdegen cao quá làm tăng tạp nhiễu Johnson (nhiễu nội sinh của bản thân điện trở, tỉ lệ thuận với giá trị của điện trở), đồng thời sai số của cặp điện trở Rdegen có thể gây mất cân bằng mạch vi sai và gây ra DC offset. Thực tế Rdegen tăng lên 100Ω và dòng cấp đuôi cặp vi sai lên 6mA thì DC offset có thể lên đến 3mA, tuy nhiên giá trị này vẫn trong mức chấp nhận được. Đây theo em cũng là một trong số ít những chỗ kén linh kiện của mạch, ngoài yêu cầu matching cặp vi sai thì Rdegen cũng phải là loại metal film vốn có tạp nhiễu nhỏ và nên dùng trở 1% (không cần matching). Nếu không có trở 1% thì dùng tạm trở carbon film 5% (mua 1 bịch 100 con về matching).
Trong khi ráp con NAP135 mình có đọc các topic về mod Naim Nap trên diyAudio thấy các cụ trên ấy nói thêm trở cực E (Rdegen) cho tầng vi sai sẽ tăng tính tuyến tính của tầng này, nhưng nếu Rdegen lớn hơn 1 giá trị nào đó, ví dụ 50R, thì sẽ bắt đầu làm giảm độ lợi vòng (loop gain) của tầng này và của toàn mạch. Có cụ còn nói nếu Rdegen > 22R thì sẽ làm mất "Naim sound" rất nhiều (power Naim không có con trở này). Vậy chọn giá trị Rdegen theo tiêu chí nào? Bao nhiêu là hợp lý? Mong bác giải thích rõ thêm.
Bác giải thích rõ hơn chỗ chọn dòng Ic của vi sai thế nào cho đúng và tại sao lại chọn dòng 0.6mA để tính trở ký sinh Re mà không phải giá trị khác được không :?:
Chọn để làm thí dụ minh họa tính Re thôi bác, bác có thể tính thử với dòng Ic khác mà. Cái ở đây em muốn nói là với "gm không đổi" thì mạch với dòng Ic cao và trở Rdegen lợi hơn là mạch không có trở Rdegen và Ic thấp. Còn chọn Ic cho mạch từ từ em sẽ giải thích tiếp.
Chuẩn lắm bác à, trên Diyaudio nhiều cao thủ và họ làm khoa học lắm. Từ từ em giải thích tiếp, nó nằm ở phần sau và tụ Cdom rất là quan trọng. 2 con Rdegen đó thấy vậy chứ ảnh hưởng nhiều đến ổn định cao tần. Bác đọc lại bài em viết chỗ tính độ lợi vòng hở có giá trị gm, mà gm phụ thuộc Rdegen và nguồn dòng cặp vi sai. Bản thân mạch Naim chạy dòng LTP hơi thấp, lại không có gương dòng (để nhân đôi gm) nên gm tầng đầu vào loại thấp nên Cdom họ làm hơi nhỏ (39pF) mục đích để độ lợi vòng hở suy hao không quá nhiều ở 20kHz. Mạch hồi tiếp rất quan trọng, mạch Naim có độ lợi vòng kín là 28 lần và chọn con số 28 mà không phải số khác là có lý do của nó.
Thật ra vấn đề Rdegen này không mới và được cao thủ Walkalone (NguyenLabs) phân tích trước rồi, cái hay của bán dẫn (thú thiệt em dốt đèn, thấy khó quá) là sự cân bằng, thiết kế audio là nghệ thuật của sự cân bằng (the art of balance), mỗi giá trị linh kiện trong mạch đều cần được cân nhắc kỹ và thay đổi phải có chủ đích, có chỗ chấp nhận sai số 50% hoặc hơn nhưng có chỗ chỉ được sai 1%. Biết là đọc nhiều chưa thấy mạch với PCB đâu nhiều bác nản hoặc chê em lý thuyết nhiều quá nhưng em muốn tiếp cận vấn đề theo một hướng khác, nắm vững rồi mới làm.
Mạch bác nêu ra chẳng liên quan gì đến cân bằng. Mà hình như anh Tây viết tài liệu không phải người phát minh mạch này mà chỉ cố xem các cụ tổ đã làm và tính toán nó thế nào. Theo bác lợi điểm về audio của nó so với ví dụ Symasym thì sao. Còn em thì thấy mạch này rất dở, em sẽ phân tích nhiều điểm dở hơi của nó.
- Em chưa bao giờ nói Self phát minh ra topo Lin. Người nghĩ ra nó là ông Lin, từ 195x. Self thiết kế mạch Blameless, thiết kế khác với phát minh, là tinh chỉnh lại topo, thêm bớt, tính giá trị linh kiện. - Cân bằng em nói có nghĩa là mạch audio luôn là một hệ cân bằng động, giá trị linh kiện ảnh hưởng lẫn nhau, như một tấm lưới mà bác gút lại một nút thì những chỗ khác cũng bị ảnh hưởng, mạch hoạt động ổn định, theo em là đã có sự cân bằng. - Mỗi mạch có những ưu điểm riêng, nhược điểm riêng, tất nhiên nhược điểm của mạch Lin là tính bất đối xứng, đã phân tích thì em sẽ phân tích cái hay cái dỡ chứ không thiên vị đâu. Không có topo hoàn hảo, không có topo vứt đi. Cái hay là phải làm sao khắc chế được nhược điểm của mỗi topo và phát huy nó. - Topo symasym đầu tiên là của ông Otala, sau đó được hãng Hitachi rút gọn để lái Lateral MOSFET đời đầu năm 1978 của họ, vậy là gọi tên là topo Otala-Hitachi. Mạch này thành công rực rỡ và lan ra giới DIY những năm 198x bên trời Tây, phiên bản gần nhất ở đây là mạch Hero "Xứng danh anh hùng". Mạch này em cũng có nghiên cứu nhiều, cũng có cái hay, dở riêng chứ.
Nếu em không nhớ nhầm thì cái PCB bán ngoài chợ dùng BJT chính là mạch bác đưa ra. Chính em trước cũng nhiều lần ngồi vẽ lại sơ đồ của vài ba cái ampli cũng dạng mạch này. Họ đã làm là có tính toán trị số linh kiện, không lẽ họ làm mò :roll: Những tính toán trị số bác đã đưa ra đều đại khái kiểu 100mV+-50mV (Sai số 50%) hay cứ có là được hoặc khoảng... không lẽ sai số cao thế :roll: Theo bác những tính toán của chú Tây có liên quan gì đến audio không hay chỉ cần làm cho mạch chạy thôi :?:
Xem cái mạch bác đưa nhé. Giả sử không nối đường hồi tiếp âm toàn cục, dễ dàng tính toán được các giá trị dòng áp như hình. Điện áp rơi trên R2 là 1.32V nên Q4 dẫn bảo hòa (Chưa nói nó có thể chết ngay vì Vbe quá cao. Q8/Q9 cũng bảo hòa và có thể chết ngay. Ta dễ thấy tải của vi sai Q2 và Q3 không cân bằng tí nào, chú Tây cố tình dùng 2 con trở tải 2K2 bằng nhau cho lấy lệ chứ tải của Q2 còn mấy con tụ và một con đi ốt nữa. Vậy vi sai không cân bằng cho dù tính kiểu gì. Khi đóng mạch hồi tiếp âm lại, bắt buộc Q3 phải dẫn mạnh hơn để cướp dòng 1.2mA từ CCS cấp cho vi sai để Q2 dẫn yếu đi nhằm làm Q4 dẫn thấp xuống tương đương dòng 6mA của CCS thứ hai. Nói tóm lại khi hệ cân bằng rồi đối với mạch này 2 con Vi sai hoạt động dòng khác nhau, mà đã khác nhau tính làm gì đến chuyện dùng trở 1% này nọ. Còn nhiều nhược điểm dở hơi nữa...
Cám ơn bác anhthuong đã chịu khó kiểm nghiệm lại mạch giúp em ! Mạch em chỉ đưa lên để thấy topo chứ không phải để làm, em cũng nói rõ là không nên làm mạch này vì mạch chưa ổn lắm đâu. Chính tác giả cũng có phân tích về kiểu mạch dùng tải điện trở và thực tế giá trị như trên hình không hợp lý và gây mất cân bằng mạch vi sai, và đúng là như vậy, dẫn đế DC offset hơi cao (200mV). Tiếc là vì muốn đi thẳng vào kiểu vi sai dùng gương dòng nên em không giới thiệu về phần thiết kế mạch dùng tải điện trở. Bác tìm đọc thêm trong sách, google tên sách là ra bản pdf ngay. 2 giá trị dòng cấp cho vi sai và VAS bác tính đúng, chỗ này không khó. Nhưng thực tế thì... điện áp rơi trên R2 không phải là 1.32V, thực tế chỉ có 700mV, Q4 không chết, cũng không có Q nào chết hết, dẫn bão hòa cũng không, ngạc nhiên nữa là mạch chạy tốt với sóng sine chuẩn luôn (Vin(peek) = 0.5V/1kHz), tải tượng trưng 100R, mạch đủ để làm head-amp. Mô phỏng MS12 đúng mạch em post, còn nếu bác không tin và cho rằng MS12... bị lỗi dạng sóng thì... em chịu. Bác tính sai chỗ Vbe của VAS, chính vì không chịu chấp nhận tín hiệu chỗ này là dòng dẫn đến cứng nhắc tính sai áp Vbe. Chuyện linh kiện chấp nhận sai số 50% là do những chỗ đó thực sự không có quan trọng, phải tùy chỗ. Giống như tính dòng qua Led 1mA cũng sáng mà 10mA cũng sáng, trở 1k hay 10k cũng ok nhưng không có trở hạn dòng thì cháy LED, một ví dụ dễ hiểu về việc không phải lúc nào cũng cần chính xác. Chuyện dùng trở 1% là để cải thiện độ cân bằng, nhờ gương dòng và thiết kế tương đối tốt nên độ cân bằng tần vi sai được cải thiện rất nhiều. Mạch chợ cũng dùng topo LIN, rõ ràng là họ thiết kế được và tốt họ mới dùng, đừng xem thường "chợ".
Thôi em đi tiếp cho hết phần tầng vi sai để chuyển qia VAS. Tóm lại thì có một cách hiệu quả cải thiện độ tuyến tính tầng đầu với gm như cũ là tăng dòng Ic, thêm Rdegen. Vậy tại sao gm lại quan trọng vậy và tính gm bằng cách nào? - Thông số quan trọng của tầng vi sai là gm (tỉ số ΔIout/ΔVin). - Tính gm của một BJT chạy chung E (CE) thì đơn giản: gm = 1/re’ = Ic/Vt, với Ic tính bằng mA thì gm = Ic/26 hay Ic/25 cũng được, và thực tế đây cũng là phép tính gần đúng, nhưng dễ đoán và ổn định hơn nhiều so với thông số hfe vốn rất vô chừng. Nếu có trở thoát cực E thì Rdegen cộng dồn vào, lúc đó gm = 1/(re’+Rdegen). - Vậy tính gm của cặp vi sai thì như thế nào, thực tế không được đơn giản như vậy. Trong phần trước về CMRR em có nói khi hai tín hiệu đưa vào 2 vế vi sai đồng pha, 2 BJT vi sai xem như chạy kiểu CC (EF) tức là Ve luôn bám theo Vc trong khi đó dòng cực C gần như không đổi nhờ tác động của nguồn dòng. Vậy khi tín hiệu vi sai vào thì sao? Thực tế khi tín hiệu vào cực B của 2 BJT ngược pha nhau, một lên, một xuống nên ta có thể xem như điểm giữa (chỗ cấp nguồn dòng) tạm thời là điểm tham chiếu, mỗi vế chạy như một mạch chung E (CE) nối xuống “mass ảo” là điểm giữa này. Mà gm của mạch CE thì tính được bằng ngay cái công thức ở trên, khác chỗ là thay vì chỉ có 1 re’ và 1 Rdgen thì tín hiệu vi sai lại được “chia sẻ” giữa 2 vế, như vậy phải tính tới 2 lần re’ và 2 lần Rdegen. - Tạm thời có thể ước lượng gm mạch vi sai: gm=1/(re’+Rdegen+Rdegen+re’)=1/(2*re’+2Rdegen). Đây là với mạch tải điện trở thông thường, tải gương dòng chủ động thì sao? - Đối với mạch khuếch đại vi sai với tải điện trở thì gm ước lượng như trên, với mạch có gương dòng thì khác, gương dòng cưỡng bức dòng 2 nhánh bằng nhau, như vậy sai khác về dòng 2 nhánh đi đâu? Thực tế nó đi vào cực B của tầng VAS chứ không đâu khác, đây là một minh chứng khác củng cố quan điểm tín hiệu ra khỏi IPS và đi vào VAS bản chất là dòng chứ không phải áp như chúng ta vẫn nghĩ, sự biến đổi áp Vb của VAS là hệ quả chứ không phải là bản chất tín hiệu. Sự sai khác về dòng giữa 2 vế, một bên tăng ΔI, bên kia giảm ΔI, trong khi gương dòng luôn cưỡng bức dòng 2 vế bằng nhau nên sẽ có dòng 2ΔI thoát ra khỏi mạch vi sai và đi vào cực B của VAS, như vậy nhờ gương dòng mà gm tầng đầu tăng lên gấp đôi, nên gm lúc này ước lượng bằng công thức: gm=2/(2*re’+2*Rdegen)=1/(re’+Rdegen). Thực tế làm giảm đi độ chính xác của công thức này (còn phụ thuộc chất lượng gương dòng) nhưng độ chính xác về gm vẫn đủ để tính toán các tham số khác của mạch một cách đáng tin cậy. - Xét mạch có gương dòng, thử tính gm? - Ví dụ mạch có dòng đuôi LTP 4mA (mỗi nhánh 2mA) và trở Rdegen=22Ω: re’=25/2=12.5, gm=1/(22+12.5) = 29[mS], theo Self thực tế là 25.6[mS]. Cũng dòng 2mA/nhánh với Rdegen = 100Ω tính được gm = 8.89[mS], thực tế là 8.18[mS], vẫn Rdegen = 100Ω rồi tăng dòng lên 3mA/nhánh thì gm tính được là 9.23[mS], thực tế là 8.47[mS]. Thực tế tính toán và đo đạc trong sai số chấp nhận được và sai khác không bao nhiêu (trên dưới 10%). Theo Self những chỗ khó tính kiểu này có thể mô phỏng SPICE để tính, và em đã chạy mô phỏng và xác nhận lại giá trị này. Mấy số gm vừa tính được các bác sẽ gặp lại trong phần sau. Tuy nhiên việc chọn Rdegen lớn hơn nhiều so với re’ rõ ràng làm tăng độ tin cậy của công thức, vậy lớn hơn bao nhiêu là vừa. Theo bác Walkalone thì Rdegen lớn hơn re’ 5-10 lần là hợp lý. Ví dụ dòng 2mA/nhánh, re’ = 12.5Ω thì chọn Rdegen 100Ω là được (gấp 8 lần). - Thực tế thì xuyên suốt thiết kế của mạch Blameless giá trị Rdegen được fix ở mức 100Ω và dòng đuôi LTP là 4mA đến 6mA, như vậy cho giá trị gm là khoảng 8-9[mS] và em lấy luôn trung bình là 8.5[mS] để tiện tính toán sau này. Sở dĩ chọn thông số như vậy là để vừa có Rdegen lớn để tạo hồi tiếp âm cục bộ tuyến tính hóa tầng đầu, vừa có gm đủ lớn để lái tầng sau một cách ổn định (em sẽ trình bày sau) trong khi dòng nuôi tầng đầu gần như không thể tăng được nữa vì tổn hao nhiệt trên BJT nguồn dòng và BJT vi sai sẽ trở nên quá lớn gây trôi DC, giảm tuổi thọ linh kiện và tạp nhiễu vì nhiệt. Việc set dòng cao như vậy còn có ưu điểm nữa là cải thiện slew rate, tránh gây quá dòng cho tầng IPS… các thiết kế thông thường khác có thể chọn khoảng 0.8-1.2mA cho mỗi vế vẫn tốt (còn phụ thuộc Cdom nữa), Rdegen có thể ước lượng bằng khoảng 5-10 lần re’ (thông tin do bác Walkalone (NguyenLabs) đưa ra), thực tế đối chiếu với tài liệu của Self em thấy cũng rất hợp lý, dòng càng thấp thì tỉ lệ này nên càng nhỏ để đảm bảo gm vẫn đủ cao. Mạch thực tế thì trong con Cambridge Azur840W tác giả chơi dòng đuôi LTP 6mA, mỗi nhánh 3mA, áp nguồn ±63V dẫn đến BJT (nhất là BJT cấp nguồn dòng) rất nóng do vẫn dùng vỏ TO-92 mà tỏa nhiệt tới gần 400mW (giới hạn 600mW) nhưng mạch thương mại đó vẫn chạy ầm ầm, chẳng sao cả. - Thực tế còn nhiều cách để cải thiện thêm tầng VAS nữa nhưng đối với mạch Blameless tạm thời tới đây có thể fix được schema tầng đầu như sau. - BJT tạm dùng loại phổ thông MPSA06/56. R1 set dòng 4mA cho tầng đầu (mỗi vế 2mA), R2 cách ly cực B Q1, chọn 1k là được, 2k2 cũng được, không cần chính xác. R3/R4 set dòng bias cho Q1, được chọn để dòng này bằng khoảng 0.1~0.2 dòng cấp cho cặp vi sai. Mạch Blameless đầu tiên chạy nguồn tầm 35-40V nên giá trị R3, R4 chọn bằng 10k cho đơn giản, không cần chính xác. C1 ổn áp điểm giữa R3/R4, giá trị 47uF là đủ để có PSRR cao. R5, R6 là trở thoát cực E cặp vi sai, lấy 100Ω như bài tính ở trên, chỗ này cần chính xác. Q5, Q6 gương dòng. R7, R8 cải thiện độ cân bằng cho cặp BJT gương dòng, sụt áp trên mỗi trở khoảng 100mV là được, lấy R7 = R8 = 47Ω. Giá trị không cần chính xác lắm, nhưng R7, R8 phải tương đối cân. Q3, Q4 cặp vi sai chính, dùng cặp PNP với lý do đã nêu ở phần trước, Q3, Q4 tốt nhất nên được matching và ghép nhiệt để giảm DC offset. Điểm áp tham chiếu được lấy ngay tại cực B của Q1 dùng làm tham chiếu áp cho nguồn dòng VAS, mục đích để tiết kiệm và đơn giản hóa mạch. Tín hiệu lấy ra tại cực C của Q3 đưa vào lái tầng sau (VAS). - Như vậy chúng ta đã fix được tầng đầu, nhiệm vụ tiếp theo là thiết kế tầng khuếch đại điện áp (VAS) tiến đến fix toàn bộ schema mạch Blameless bản đầu tiên. (còn tiếp: Phần 6: Tầng khuếch đại điện áp – VAS)
Áp trên R2 là 1.32V em chỉ rõ khi tính là không có hồi tiếp âm. Khi có hồi tiếp em cũng đã nói nó sẽ phải hạ xuống rồi và dĩ nhiên nó phải là 0.7V tương đương áp phân cực cho BJT. Ta có dòng qua vi sai thứ nhất là 0.7/2200=0.3mA và dòng con vi sai thứ hai là 1.02mA. Một sự chênh lệch rất lớn không thể chấp nhận. Dòng Ib con Vas chỉ cỡ Micro ampe cực nhỏ so với dòng Ic của vi sai, cớ gì bác và chú Tây cho rằng vi sai cấp ra dòng (Dạng V to I). Mặt khác có thể thay đổi con trở 2K2 ở chân C vi sai sao cho dòng qua 2 con vi sai như nhau (Cân bằng). Trở này thấp thì độ lợi toàn mạchs thấp theo, thay đổi rất nhỏ dòng CCS của vi sai sẽ xảy ra sự không cân nhau. Do vậy mạch này có tính ổn định rất kém. Còn cái gương dòng điện ở vi sai không làm cho nó cân bằng mà mục đích "tăng mức can thiệp" từ đầu không đảo của mạch đến đầu vào đảo, mục tiêu tăng hiệu quả của phần hồi tiếp âm toàn cục. Mặt khác nữa dòng tĩnh tầng Vas không can thiệp được từ tầng vi sai, do đó tính ổn định nhiệt và kháng ồn của vi sai là vô tác dụng. Mạch này bắt buộc phải có tụ vào (Thiết kế hiện đại đều tránh tụ), và còn vôsố điểm dở hơi.
Thực tế khi bỏ hồi tiếp áp chỗ Vbe VAS cũng không vượt quá 0.7V, đặc tính diode của mối nối be đã ghim áp lại rồi. Về cơ bản vì độ lợi vòng hở rất lớn nên bỏ hồi tiếp là mạch cho ra DC ngay. Mạch em đã nói là không cân bằng ngay từ đầu rồi mà, chỉ là mạch thí dụ để thấy topo thôi. Nhưng chẳng có cháy nổ gì hết mà vẫn chạy tốt. Tạm em chỉ giải thích đến đây thôi, có thể một số bác không tin nhưng thực tế là vậy, mạch này sẽ còn nhiều vấn đề "quái dị" nữa.
Bác xem cấp cho Ib vas dòng mA thì nó sẽ chạy thế nào. Mà không thể tạo sự cân bằng được đối với mạch này, quái dị thì chẳng có gì cả chỉ cần ông Ôm và ông Kiếc sốp là tính ra ngay. Tốt nhất nên xem xét góc độ hay dở thế nào, vì Vnav quan tâm đến ampli Audio chứ ko phải cấu trúc hoạt động của cái Opamp.
