Vấn đề là ở chổ cái tản nhiệt ấy. Phân cực cho jfet 2,3 mA (4,6mA/2) hay 2 mA cũng chẳng ảnh hưởng gì nhiều. Rbias = 390R là đã thấp rồi, bác còn hạ xuống làm gì nữa. Nếu vẫn muốn giữ cái tản nhiệt ấy mới phải dùng giải pháp tạm thời ấy thôi. Giải pháp căn bản nhất là dùng tản nhiệt tốt hơn.[/quote] có vấn đề chứ anh, nếu mà ghim áp như gm của anh 27v với dòng 4.6ma, thi công suất nhiệt đã là 124mW rồi, nóng lắm đấy sờ tay vào còn nóng hơn tản nhiệt fet cs, con jfet rất dễ ra đi, nếu dùng k170 thì ok vì mỗi con giảm còn 1 nửa và vỏ riêng. Nhưng của bác nếu chỉ ghim áp 15 thì âm ấp thôi, có thể giảm xuống 2ma( tăng trở 1k5 thành 1k7) mà vẫn giữ nguyên giá trị trở bias thì sẽ nguội hơn
có vấn đề chứ anh, nếu mà ghim áp như gm của anh 27v với dòng 4.6ma, thi công suất nhiệt đã là 124mW rồi, nóng lắm đấy sờ tay vào còn nóng hơn tản nhiệt fet cs, con jfet rất dễ ra đi, nếu dùng k170 thì ok vì mỗi con giảm còn 1 nửa và vỏ riêng. Nhưng của bác nếu chỉ ghim áp 15 thì âm ấp thôi, có thể giảm xuống 2ma( tăng trở 1k5 thành 1k7) mà vẫn giữ nguyên giá trị trở bias thì sẽ nguội hơn[/quote] Nghe em nói vậy anh mới vào sờ thử con 2N3958 cho một kênh và 2 con K170 cho kênh còn lại. Con 2N3958 quả có hơi nóng hơn và khi sờ vào có tiếng xè xè ở loa, nhưng không nóng bằng tản nhiệt (chạy từ 1 giờ tới giờ này là 10 giờ để kiểm tra khả năng chịu đựng của mạch khi phân cực cao), 2 con K170 ít nóng hơn và khi sờ vào không có nhiễu ở loa. Nếu mấy con jfet không chịu nổi phân cực 2,3 mA thì chạy liên tục 10 giờ đã chết nghéo rồi. P/S: Chú ý là phân cực cho jfet là 4,6/2 = 2,3 mA. Ghim áp cực D jfet = 27V hay 15V theo anh nghĩ chỉ ảnh hưởng tới biên độ áp ra của tầng vi sai. Các cao thủ vào góp ý cho anh em hiểu thêm về vụ này nhé.
[/quote] có vấn đề chứ anh, nếu mà ghim áp như gm của anh 27v với dòng 4.6ma, thi công suất nhiệt đã là 124mW rồi, nóng lắm đấy sờ tay vào còn nóng hơn tản nhiệt fet cs, con jfet rất dễ ra đi, nếu dùng k170 thì ok vì mỗi con giảm còn 1 nửa và vỏ riêng. Nhưng của bác nếu chỉ ghim áp 15 thì âm ấp thôi, có thể giảm xuống 2ma( tăng trở 1k5 thành 1k7) mà vẫn giữ nguyên giá trị trở bias thì sẽ nguội hơn[/quote] Hiện tại VAS của GMv3 dùng nguồn 65VDC chưa mod gì cả, theo trị số trên PCB hàn là chạy, Em dùng con JFET K146V, id=10mA, Pmax=500mW vậy mà nóng lắm, Bác nói đúng vị trí 27vdc ghim áp JFET và 4.6mA là cao với 2n5565 . Sắp tới nâng cấp nguồn VAS là 74VC dùng con 2n5565 nó tiêu quá. Em không thích ghim áp dùng con zener 15V, giống THQ rùi ( SG có ai làmTHQ ko nhỉ?). Phải mod theo cấu hình mấy bác hướng dẫn trên, hát lâu dài cho nó lành.
Mình thấy các bác hay lẫn lộn chỗ này: áp qua con trở 1500R bằng 7V, ghim áp bởi LM329 => dòng qua con trở này là I = 7/1500= 0,0046A = 4,6mA. Dòng này chia đều cho 2 con jfet qua 2 trở 75R => mỗi jfet chỉ phân cực ở 2,3mA, dư sức chịu đựng của jfet (2N5565 Id min = 5 mA).
[/quote] Nghe em nói vậy anh mới vào sờ thử con 2N3958 cho một kênh và 2 con K170 cho kênh còn lại. Con 2N3958 quả có hơi nóng hơn và khi sờ vào có tiếng xè xè ở loa, nhưng không nóng bằng tản nhiệt (chạy từ 1 giờ tới giờ này là 10 giờ để kiểm tra khả năng chịu đựng của mạch khi phân cực cao), 2 con K170 ít nóng hơn và khi sờ vào không có nhiễu ở loa. Nếu mấy con jfet không chịu nổi phân cực 2,3 mA thì chạy liên tục 10 giờ đã chết nghéo rồi. P/S: Chú ý là phân cực cho jfet là 4,6/2 = 2,3 mA. Ghim áp cực D jfet = 27V hay 15V theo anh nghĩ chỉ ảnh hưởng tới biên độ áp ra của tầng vi sai. Các cao thủ vào góp ý cho anh em hiểu thêm về vụ này nhé.[/quote] Xem data con 2n3958 CMRR là 100db ( 15-20v,Id=100uA) còn 2N5565 là 76 ( 10-20V,2mA)
Vấn đề là áp hiện tại ghim là 27vdc vậy p=27x2,3=62,1mW Em đồng ý với bác nó chịu đựng ok. Pmax=150mW, nhưng Em muốn làm viêc theo thông số CMRR.
OK. No problem. Đã DIY thì ai muốn làm sao thì làm, miễn hợp tai của mình thôi. Những ý kiến góp ý chỉ để tham khảo, quyết định là ở mình.
lưu ý là datasheet nó ghi tổng của 2 con, đây mình tính trên 1 con nên phải nhân 2 lên, gần bằng mức max của nó rồi
Ghim áp trên JFET chỉ tầm 15V trở lại, ghim 5V1 là chạy rồi, áp chỗ này thay đổi chỉ cần thay zener hoặc thay trở rất đơn giản.
Cụ nào chỉ giáo cho em biết thay đổi trị số đám trở này thì ảnh hưởng như thế nào đến hoạt động của mạch và chất tiếng của amp với ạ. Nghe cụ Tuninh nói cũng thay đối kha khá đấy nhưng em chưa dám thử :mrgreen: (GM3 nhé các bác, hiện tại em vẫn đang lắp 330R như trên PCB)
Em đang đinh chờ shop Hqaudio ship hàng đợt tới em trở về để thay thử đây ạ. Lý thuyết thì em không biết như thế nào cụ cần tư vấn thực tế thử nghiệm thì chờ em làm chuột xong nhé.
Bác tham khảo cái này hộ em, Bác dùng trở sao cho phù hợp chứ không phải theo ai cả khi em xui bác làm thế nếu bác đánh tụt về 220R gống THQ là QH lại bảo em ăn cắp nghiên cứu đi xui bác như lần trước ngay :lol: Dưng mà những gì em cố vấn cho bác chỉ là từ tài liệu em đã đọc chứ không theo bất cứ một ai cả kể cả anh quang hay anhkhois hay datjbl, họ chỉ là những người có kinh kiệm và có kiến thức giúp em xác nhận lại những gì em đã tìm hiểu . Với tình hiện tại của PCB thì chỉ có giải pháp tình thế thay đổi giá trị trở MJE để đảm bảo dòng cực G thôi. Gate Drive Power Gate Drive Power Requirements Although a lateral mosfet does not require gate current to operate it does require current to charge and discharge the input capacitance (Ciss is the lumped combination of Cgs & Cgd). This capacitance does vary with gate drive voltage and drain-source voltage but the datasheet parameter does indicate a worst-case real value to use. In addition the p-channel parts use a larger die size than the n-channel in order to match the on resistance ratings and therefore exhibit a larger capacitance. As a result, to ensure we have sufficient current available and that the driver stage is scaled to deliver this, it is wise to use this higher figure. Therefore if we assume around 700pF per single die device, we will need a peak current of: This equation assumes delivering enough current to reproduce a sine wave of frequency f without generating slewing distortion rather than simply charging the capacitance in a time of 1 ⁄ A. Therefore, if we want to drive the gate to 12V and operate to a frequency of 100kHz we can calculate the required gate drive current:
Cái vụ trở cực G này mà muốn biết được chính xác hãng nó dùng giá trị nào thì chỉ có cách là bật lắp con telos 390 ra mà chộp ảnh :mrgreen:
Đừng chạy theo hãng , nó phụ thuộc vào rất nhiều thứ chính vì thế khi layout hãng luôn để 1 số vị trí DNE để nếu cần điều chỉnh cho phù hợp thì nó se phang thêm linh kiện để cho phù hợp , không thể nhất nhất các giá trị luôn đúng theo thiết kế được, Nó có đổ để cân chỉnh , mình làm vo thi cứ theo giá trị thiết kế là được rồi, đằng nào thì mình đâu có điều kiện dùng nhưng linh kiện 100% như nó.
Cái vấn đề trở cực G em thấy nhiều bác vẫn đang lăn tăn nên em xin phép bàn về nó một tí. MOSFET là transistor có cực cổng cách ly, về lý thuyết là nguồn dòng phụ thuộc áp. Mọi rắc rối và khó chịu liên quan đến mấy con tụ kí sinh. MOSFET là phần tử 3 cực nên tồn tại 3 tụ ký sinh là Cgs, Cgd và Cds. 2 con tụ Cgs và Cgd là tụ ngõ vào. Khi tính toán ta thường tương đương Ciss = Cgs+Cgd. Tại sao lại phải có con trở cực gate? Đơn giản là đã là tụ thì không thay đổi áp đột ngột được, nếu ép nó thay đổi áp đột ngột thì dòng tăng lên vô cùng lớn, như vậy có thể làm hư hỏng cấu trúc MOSFET hoặc tầng kích trước đó vì quá dòng, ngoài ra còn dẫn đến dao động, nguy hiểm hơn nữa khi dùng mạch đẩy kéo rất có thể việc nạp xả không hợp lý con tụ này dẫn đến trùng dẫn (shoot through) gây cháy nổ. MOSFET sơ sơ thì mạch đẩy kéo có 2 dạng chính, dạng switching và dạng analog, mỗi kiểu có một giải pháp thiết kế riêng và đều có ứng dụng trong audio. - Switching MOSFET thường dùng toàn NMOS, mạch này thường cho dòng lớn nên Ciss cũng lớn theo (giới hạn của công nghệ chế tạo, được này mất kia), driver cũng dạng đóng ngắt và chịu được dòng tương đối lớn (vài A) nên thường dùng một cụm Rgate, gồm 2 trở và 1 diode, giá trị trở thường thấp (vài đến vài chục ohms), mục đích chính là hạn dòng bảo vệ MOSFET + driver và tạo gate delay chống trùng dẫn, giảm tiêu hao nhiệt, tăng tần số PWM... cái này em không đi sâu vì nó không liên quan nhiều đến mạch GM, mạch này xài cho class D. - Analog MOSFET thường dùng cặp bù đối xứng đẩy kéo. Khác với switching MOSFET, việc tính Rgate cho mạch này chủ yếu là để bảo vệ MOSFET + Driver, tăng Bandwidth, chống tự kích, cải thiện độ tuyến tính... Mạch này thường dùng LatFET, đây là loại FET có độ tuyến tính cao, Vth nhỏ, tụ Ciss cũng vào loại nhỏ, driver thường cũng không cần dòng lớn và ít hoạt động với xung vuông, hiệu suất không phải là quá quan trọng... nên Rgate cho loại này tương đối lớn (vài trăm ohms), mạch Rgate chỉ gồm duy nhất một điện trở, cái khó là chọn con điện trở này sao cho hợp lý. + Như ta biết trở nối tiếp tụ sẽ tạo mạch lọc thông thấp Rc với Fc(-3dB) = 1/(2*pi*R*C). Cái mạch thông thấp này vừa có ý nghĩa ổn định cao tần cho mạch, vừa liên quan trực tiếp đến Slew rate và Bandwidth, Fc cao thì băng thông rộng, slew rate cao nhưng dễ mất ổn định, gây dao động... và ngược lại. Còn một vấn đề nữa là cặp FET bổ phụ thường không cân, con PMOS thường luôn chịu thiệt thòi về Ciss. Thường ta có Ciss PMOS > Ciss NMOS. Việc chọn Rgate phải tính đến sự không cân này nữa. Em xin trích tài liệu trong hình trên để nói về việc chọn Rgate cho cặp NMOS/PMOS. Tạm dịch: ///// XÁC ĐỊNH GIÁ TRỊ ĐIỆN TRỞ CỰC CỔNG CHO MOSFET Điện trở cực gate Rgn và Rgp là cần thiết để ổn định MOSFET, chúng sẽ dao động nếu không có điện trở này. Điện trở phải được chọn sao cho duy trì được độ méo hài (THD) thấp nhất có thể trong dải tần số hoạt động nhưng vẫn phải đảm bảo sự ổn định. Thường thì phải áp dụng phương pháp thực nghiệm thử sai rồi chỉnh lại với từng cặp MOSFET. Tổng quát thì điện trở và tụ ngõ vào (Ciss) sẽ tạo thành một mạch lọc thông thấp và có một tần số cắt. Tần số cắt này phải được chọn sao cho gần nhất có thể giữa N-channel FET và P-channel FET. Tần số đó được tính bằng công thức: F(-3dB) = 1/(2*pi*Ciss*Rgate)(Hz) Điểm cắt chính xác phụ thuộc rất nhiều vào linh kiện đang sử dụng. ///// Như vậy để Fcut(NMOS) ~= Fcut(PMOS) thì Rgn > Rgp, nếu tính theo công thức này ta có Rgn/Rgp = Cissp/Cissn. Đối với cặp 2SK1058/2SJ162 Rgn/Rgp = 900pF/600pF = 1.5. Thực tế theo công thức trên ta chỉ tính đến tụ Ciss mà bỏ qua rất nhiều thứ, ngay cả con Ciss này cũng không phải hằng số. Khi tính chính xác hơn phải mô hình hóa MOSFET một cách đầy đủ và thêm vào đó rất nhiều yếu tố nữa như mô hình trong hình bên dưới. Cái công thức dưới cùng (wmax)^2 chính là wmax = 2*pi*Fcut, đó là tần số cắt tính theo lý thuyết, rõ ràng đây là một công thức thuần lý thuyết mà cũng chưa tính đến những yếu tố khác như sự thay đổi của Ciss, nhiệt, layout, lịnh kiện... Chính vậy nên việc chọn Rgate phải bằng thực nghiệm thử sai, thực tế PMOS không chỉ thua kém NMOS về Ciss mà còn nhiều thứ nữa (On time, Off time, Gm, Cgd, Ron... ) nên thực tế Rgn/Rgp không bằng đúng Cissp/Cissn mà phải lớn hơn. Thực tế cặp 10N20/10P20 có Cissp/Cissn = 700pF/500pF = 1.4 nhưng hãng phải chọn Rgn/Rgp = 820R/470R = 1.74, điều này là hoàn toàn hợp lý. Thực tế đối với cặp 2SK1058, 2SJ162 không những con PMOS thua con NMOS mà cả 2 con này đều thua 10N20/10P20 nên bắt buộc cặp Rgate này phải nhỏ hơn cặp 10N20/10P20, tỉ số Rgn/Rgp nên trong khoảng từ 1.6-1.8, thực tế có một số cặp trở như 680/390, 560/330, 511/300, 470/270, 402/249, 390/220, nhỏ nhất là 330/180 và không nên chọn nhỏ hơn dễ gây dao động. Giá trị chọn cặp trở không nhất thiết phải khóa cứng lại mà phụ thuộc nhiều thứ, cái khó là đo kiểm với thực nghiệm để chọn ra cặp trở phù hợp. Cặp trở lớn sẽ an toàn hơn nhưng giảm Bandwidth và ngược lại....
Bác tú làm gì mà buồn rứa? Không hài lòng chỗ nào bác post lên chứ , thế kia em thấy âm lịch lắm. Hay bác bẩu con trở đó phải là xxxx mới hay. :lol:
Bác anhkhois nhiệt thật đấy cảm ơn bác nhé, cụ Tú có vấn đề gì chưa thỏa mãn hay thấy chưa hợp lý thì cứ vào phang để anh em ngồi khoanh chân học hỏi, cụ cứ chèn cái mặt rồi chẳng nói gì thì em cũng được.
Bác ơi hôm lọ có ông bóng gió với em là baonam2009 là ổng nào mà phong cách mua kiếm giống em ( Hachu ) thế khửa khửa :lol:
Dọng tay lày chưa bằng chú HaChu đc, độ chuối của chú cao hơn nhiều :lol: Tay này là cảnh xát, công an chìm của bộ cử xuống đới.
Em thấy các bác lăn tăn về con trở cực G, bản thân em cũng lăn tăn nữa. Làm H-Bridge em trả giá bao nhiêu lần cũng vì con trở cực G này, tất nhiên là nó không giống, vì nguyên lý nó khác, sau một thời gian tìm hiểu kỹ về MOSFET em thấy thực sự tính toán trở cực G khá là phức tạp. Em cất công nghiên cứu rồi ngồi post lên đây để chia sẻ với các bác, đúng sai gì thì bác cứ góp ý để em hoàn thiện, em không sợ sai, vì sai thì em sửa. Người làm kỹ thuật phải học cách dẹp bỏ tự ái cá nhân đi mà nghe thiên hạ chém, như vậy mới tiến bộ được. Từ ngày em nghiên cứu audio và post bài trên forum này nhờ nhiều người góp ý mà em biết thêm nhiều, em cũng sai nhiều, nhưng nhờ sai mà em học hỏi được. Đúng sai phải trái gì các bác cứ nói thẳng ra, để cái mặt một cục đó không nói câu nào làm em rất bực mình.
